

Composants combinatoires

Formalisme graphique, Logique négative/positive

Portes intégrées, Multiplexeurs, Demultiplexeurs

Codeurs, Décodeurs, Transcodeurs

Comparateurs, ALU

Mémoire, Composants programmables (principes)

Attention : convention utilisée

La fonction logique réalisée par un circuit dépend de la convention utilisée.

Exemple : Soit le circuit physique suivant
















Table physique

Représentation graphique : Norme française



Représentation graphique : Norme américaine



Moyens physiques de réalisation des fonctions logiques

Problème
(cahier des charges)



Fonctions logiques



Fonctions logiques
simplifiées



Attention : critères pas
toujours compatibles

coût / vitesse / encombrement / fiabilité ?



Réalisation Technologique

Simplification /optimisation ?

Méthodes «classiques» de simplifications :

- pas de solution unique
- indépendant de la technologie
- le temps n'est pas pris en compte

La simplification «mathématique» n'est pas toujours optimale en regard des critères d'optimisation technologiques.

Combinatoire : définition

(définition sommaire)

Combinatoire : $S = f(a,b,c,\dots,n)$

idem Boucle ouverte

Séquentiel : $S = f(a,b,c,\dots,n,S)$



idem Systèmes bouclés

Composants combinatoires

(au catalogues des fournisseurs)

- Portes intégrés et inverseurs (Gates)
- Portes cascable (Expanders)
- Multiplexeur / demultiplexeur
- Codeurs / Decodeurs
- Transcodeurs
- Compérateurs / Detection d'erreurs
- Circuits arithmétiques (add, ALU, mult)

- ! →
- Mémoires
 - Composants programmables (PLD)

Portes intégrées (glue logic)

Porte de base la plus fabriquée : NAND (GOC)

				TTL	CMOS
CI =	4	NAND à 2 entrées		7400	4011
	3	«	3 «	7410	4023
	2	«	4 «	7420	4012
	1	«	8 «	7430	4068

Aussi : 6 inverseurs

Remarque : 4 NAND à 2 entrées
2*4 entrées + 1*4 sorties + Vcc + Gnd
= 14 pattes

Portes intégrées (2)

Options technologiques : familles logiques
(TTL, CMOS, BiCMOS, ECL ..)

Entrées : classique, triggée

Sorties : collecteur (drain) ouvert, sortie 3 états ...



Variété moindre : ET, OU, XOR ...

Problème du nombre de boitier pour réaliser
une fonction logique \implies INTEGRATION (VLSI/ULSI)

10 entrées = $2^{2^{10}}$ fonctions possibles
 \implies Choix des meilleures fonctions

Expander (historique)


Les premières portes complexes intégrées :
AND-OR-INVERT (exemple AOI 2-2-1)



AND-OR-INVERT expandable
ou EXPANDER

Multiplexeur

Sélection d'une voie parmi 2^N par N bits de commande



Si $(S_1 S_0)_2 = 0$ alors $Q = I_0$
 $Q = \overline{S_0} \cdot \overline{S_1} \cdot I_0$

Si $(S_1 S_0)_2 = 1$ alors $Q = I_1$
 $Q = S_0 \cdot \overline{S_1} \cdot I_1$


Si $(S_1 S_0)_2 = 2$ alors $Q = I_2$
 $Q = S_1 \cdot \overline{S_0} \cdot I_2$

Si $(S_1 S_0)_2 = 3$ alors $Q = I_3$
 $Q = S_1 \cdot S_0 \cdot I_3$

$$Q = \overline{S_1} \cdot \overline{S_0} \cdot I_0 + \overline{S_1} \cdot S_0 \cdot I_1 + S_1 \cdot \overline{S_0} \cdot I_2 + S_1 \cdot S_0 \cdot I_3$$


Multiplexeur (constitution)

$$Q = \overline{S_1} \cdot \overline{S_0} \cdot I_0 + \overline{S_1} \cdot S_0 \cdot I_1 + S_1 \cdot \overline{S_0} \cdot I_2 + S_1 \cdot S_0 \cdot I_3$$




Multiplexeur : réalisation de fonctions

Utilisation de la première forme canonique



Multiplexeur : réalisation de fonctions


Utilisation de la première forme canonique



Toute fonction logique de N variables est réalisable avec un multiplexeur de 2^N vers 1


Multiplexeur : réalisation de fonctions (2)

a	b	c	F	
0	0	0	0	$(ab)_2 = 0$
0	0	1	0	$F = 0$
0	1	0	1	$(ab)_2 = 1$
0	1	1	1	$F = 1$
1	0	0	0	$(ab)_2 = 2$
1	0	1	1	$F = c$
1	1	0	1	$(ab)_2 = 3$
1	1	1	0	$F = c$




Multiplexeur : réalisation de fonctions (2)

a	b	c	F	
0	0	0	0	$(ab)_2 = 0$
0	0	1	0	$F = 0$
0	1	0	1	$(ab)_2 = 1$
0	1	1	1	$F = 1$
1	0	0	0	$(ab)_2 = 2$
1	0	1	1	$F = c$
1	1	0	1	$(ab)_2 = 3$
1	1	1	0	$F = c$



Toute fonction logique de N variables est réalisable avec un multiplexeur de 2^{N-1} vers 1 et un inverseur

Démultiplexeur : 1 parmi 2^n




$$Q_0 = E \text{ si } (S_1 S_0)_2 = 0$$
$$\overline{E} \text{ sinon}$$

$$Q_1 = E \text{ si } (S_1 S_0)_2 = 1$$
$$\overline{E} \text{ sinon}$$

Remarque : E peut ne pas être « disponible »

Sortie sélectionnée = 1 les autres 0
ou Sortie sélectionnée = 0 les autres 1

Démultiplexeur : 1 parmi 2ⁿ



$$Q_0 = E \cdot \overline{S_1} \cdot \overline{S_0} + \overline{E} \cdot \overline{\overline{S_1} \cdot \overline{S_0}}$$

$$= E \cdot \overline{S_1} \cdot \overline{S_0} + \overline{E} \cdot (S_1 + S_0)$$

$$Q_1 = E \cdot \overline{S_1} \cdot S_0 + \overline{E} \cdot \overline{\overline{S_1} \cdot S_0}$$

$$= E \cdot \overline{S_1} \cdot S_0 + \overline{E} \cdot (S_1 + \overline{S_0})$$



$E=1$

$$Q_0 = \overline{S_1} \cdot \overline{S_0}$$


$$Q_1 = \overline{S_1} \cdot S_0$$



$Q_i = (i)_2$


Démultiplexeur: réalisation de fonctions

a	b	F	
0	0	0	$F(0,0)$
0	1	1	$F(0,1)$
1	0	1	$F(1,0)$
1	1	0	$F(1,1)$



Codeur (ou Encodeur)

Faire correspondre un mot code à un symbole



Exemple : Clavier / Scan code
Caractère / Code ASCII

Décodeur

Remarque : Multiplexeur



Démultiplexeur

Codeur



Décodeur


Décodeur = Démultiplexeur (à E fixe)

Exemple

0
1

C₀

C₁



Q₀

0

Q₁

0

Q₂

1


Q₃

0


Exemple : adresses pixel / position effective pixel

Transcodeur

Passage d'un code C_1 à un code C_2



Transcodeur : exemple




Code binaire 0 à 9

Configuration alimentation
des diodes (ou LCD)

Comparateur binaire

Remarque : architecture interne plus tard




ALU (ou UAL)

Unité Arithmétique et Logique

Remarque : architecture interne plus tard

classiqu. n=4



Exemple :


$$\begin{aligned} R &= A + \overline{B} \\ R &= A + B \\ R &= A + B + 1 \\ &\dots \\ R &= A \text{ ou } B \\ R &= A \text{ nand } B \\ &\dots \end{aligned}$$

Choix de la
fonction (32 cas)

Mémoire

Remarque (1) : architecture interne en 2ème année

Remarque (2) : la brique de base n'est pas combinatoire !



2^n mots de m bits

Les mémoires peuvent être :

- lecture seule
- écriture une fois/lecture
- écriture lente/lecture
- écriture/lecture

write : D stockée dans $M(A)$
read : $M(A)$ positionne les fils D

Mémoire : réalisation de fonction

write : stockage de la fonction
read : utilisation

a	b	F
0	0	0
0	1	1
1	0	1
1	1	0


$M(00)=0$

$M(01)=1$

$M(10)=1$

$M(11)=0$

Il faut
4 mots
de 1 bits




La mémoire est utilisée en LUT (Look Up Table)
C'est souvent une méthode très performante
en vitesse/surface (8 fonctions de 20 variables)

PLD (Composants programmables)

Remarque : architecture interne en 2ème année

Composant acheté sous forme générique et spécialisé par l'utilisateur. Exemple d'une structure 2 couches




Actuellement :

maxi 200 k portes
qq ns de tps de calcul
qq Ko de RAM
#200 IO

(pas conjointement)

PLD (illustration fonct. interne)




Exercice de cours

Soit deux nombres binaires sur 2 bits A et B, on veut effectuer $R = A+B$ (arithmétique). R est sur 3 bits

- Donner la table de vérité de $R_i = F_i(A_1, A_0, B_1, B_0)$
- Donner les formes canoniques de F_i
- Simplifier les équations
- Proposer des schémas à base de portes OU, ET, NON
- Idem avec des NAND seulement
- Idem avec 3 NON et 3 MUX 8 vers 1


Attention : convention utilisée

La fonction logique réalisée par un circuit dépend de la convention utilisée.



Attention : convention utilisée

La fonction logique réalisée par un circuit dépend de la convention utilisée.



		E_2	
		1	0
E_1	1	1	1
	0	1	0

		S	
		P	N
E	P		
	N		

Table logique OU

Attention : convention utilisée

La fonction logique réalisée par un circuit dépend de la convention utilisée.




Table logique NOR

Attention : convention utilisée

La fonction logique réalisée par un circuit dépend de la convention utilisée.




Table logique NAND