



# Régulateur de vitesse sous LabVIEW FPGA



Pulse Width Modulation



# Sommaire

**I- Introduction**

**II- Fonctions électroniques**

**III- Prise en main de la platine FPGA**

**IV- LabVIEW FPGA**


**V- Asservissement en boucle fermée**

# Introduction

Réalisation d'une maquette suivant le principe du régulateur :

- Pilotage de la vitesse d'un moteur (PWM)
- Mesure de la vitesse de rotation d'un moteur
- Asservissement en vitesse (Régulateur et Limiteur) :

# Introduction



# Fonctions électriques

Signal PWM isolé par optocouplage à l'entrée d'un pont en H

Lecture de vitesse de rotation par capteur de proximité

Mise en forme signal capteur par comparateur

Conversion fréquence tension pour traitement numérique

# Fonctions électriques

PWM : GBF dans un premier temps puis LabVIEW

Commande moteur : Pont en H L298

Optocoupleur : HCPL-2611

Moteur 12V 180 tr/min et roue 12 dents : 36Hz au maximum

# Fonctions électronique

Capteur inductif type XS1 N12

Comparateur LM311


Convertisseur fréquence tension LM2907

Régulateur de tension 7805

# Fonctions électronique


Voici une photo de la carte finale, posée sur la maquette avec les différents composants

Il suffit de brancher une alimentation 12V et le FPGA



# Les FPGA

Un FPGA est un PLD reprogrammable




Il est composé de portes logiques, de bascules et de MUX

Grande densité d'intégration et fréquence d'horloge élevée

# Prise en main de la platine FPGA


National Instrument myRIO 1900 :



- 3 connecteurs possédants des voies analogiques et numériques

- 2 UART, des accéléromètres, des voies audio


- Un processeur Xilinx



- Des convertisseurs analogiques/numériques

# LabVIEW FPGA

## Le chemin de compilation vers le FPGA



De nombreux avantages comparés à des lignes de codes


# LabVIEW FPGA

Une palette de fonctions réduite

Des VI spécifiques aux FPGA




Une palette d'acquisition pour chaque FPGA



# Asservissement en boucle fermée

La PWM est générée grâce à LabVIEW depuis le Myrio



Réglée à 1kHz, elle est pilotable depuis la face avant



# Asservissement en boucle fermée


La mesure de vitesse est effectuée via une entrée analogique

Un régulateur PID est réglé pour asservir la vitesse sur la consigne



# Asservissement en boucle fermée

On réalise une face avant pour visualiser la vitesse et piloter les trois modes



# Conclusion

Projet achevé et fonctionnel

Divers domaine abordés : électronique, automobile, programmation

Peut encore être amélioré en connectant le FPGA en wifi